お客様の仕様に合わせて、RTLコーディング、論理検証から実機検証まで幅広い対応をしていただきます。
【必須】
・LSI(ASIC/FPGA)のハードウェア設計(Verilog-HDL・VHDL)及び検証のご経験
【尚可】
・LSI設計の幅広い工程経験のある方
・SystemVerilog、SVA、及びUVMの使用経験
・FPGAツール(Vivado)の使用経験
神奈川県※顧客先により異なる(横浜市、川崎市、厚木市など)
600万円~700万円
■経験、スキル、年齢を考慮の上、同社規定により優遇
通勤費全額支給、社保完備その他諸手当有り、退職金制度、再雇用制度有り
正社員
9時00分〜18時00分
完全週休2日(土、日)、祝日、年末年始(5日)、慶弔休暇、年次有給休暇、年間休日120日